ニュース＆イベント NEWS & EVENTS
河原 尊之教授らの研究成果が日刊工業新聞に掲載
工学部 電気工学科 河原 尊之教授らの研究成果が日刊工業新聞に掲載されました。
本研究は、22nm CMOS LSIチップを用いて4,096個のスピンを搭載したスケーラブルな全結合型イジングプロセッシングシステムを実現し、組み合わせ最適化問題求解を低消費電力かつ高速に行う技術の大容量化への途を拓いたものです。この研究は河原教授の指導の元、工学研究科 電気工学専攻 修士課程2年 遠藤 あかりさん、同 惠 太一さんが、卒業研究より取り組んできたものです。
掲載されたシステムは、2023年12月13-15日開催の展示会SEMICON Japanにおいて実機展示予定(小間番号7810)です。また、22nm CMOS LSIチップ技術の詳細は、2024年1月25-27日開催の国際学会IEEE World Symposium on Applied Machine Intelligence and Informatics (IEEE SAMI 2024)において発表予定です。
なお、本研究の一部は、日本学術振興会科学研究費補助金(課題番号22H01559)の助成を受け、また、同一部は東京理科大学起業助成金(PoC支援助成金)を受けて実施したものです。
詳細は掲載紙をご覧ください。
掲載紙
日刊工業新聞 2023年11月23日付 朝刊
電子版はこちら
(電子版購読には会員登録が必要です)
河原研究室
河原教授のページ
関連記事
-
2023.12.04
「SEMICON Japan 2023」アカデミアに本学教員らの研究成果を出展
2023年12月13日(水)から12月15日(金)まで東京ビッグサイトで行われる｢SEMICON Japan 2023」のアカデミア(全国の半導体関連研究室が独自の研究成果を発表する展示エリア)に本学教員らが出展します。 SEMICON J…
-
2024.03.25
- プレスリリース
- 研究
22nm CMOSチップを用いたスケーラブルな全結合型半導体イジングプロセッシングシステム
～組み合わせ最適化問題を低消費電力かつ高速に解く技術の大容量化にめど～研究の要旨とポイント 全結合型イジング半導体システムの大規模化実現に向けて、複数のLSIチップを用いたスケーラブル化技術の実機検証に成功し、大容量化にめどをつけました。 22nm CMOS演算LSIチップ36個＋制御FPGA1…
-
2023.12.05
- メディア
- 研究
河原 尊之教授のインタビューが日刊工業新聞に掲載
掲載：2023年11月30日 更新：2023年12月5日 工学部 電気工学科 河原 尊之教授のインタビューが日刊工業新聞に掲載されました。 同紙にて連載されている「半導体再興へ 大学の最先端研究」シリーズの第4弾としての紹介です。 詳細は掲…