Top > Back > 学術論文・プロシーディングス・著作 の検索結果 101 件中 61‐90 件目
| Ultra-low voltage nano-scale embedded RAMs |
| [ 全著者名 ] K. Itoh, M. Horiguchi, and T. Kawahara |
| [ 掲載誌名 ] 2006 IEEE International Symposium Circuits and Systems (ISCAS) |
| [ 掲載年月 ] 2006年 5月 |
| [ 著作区分 ] レフェリー付プロシーディングス（外国語） |
| Measurement method for transient programming current of 1T1R phase-change memory |
| [ 全著者名 ] K. Kurotsuchi, N. Takaura, N. Matsuzaki, Y. Matsui, O. Tonomura, Y. Fujisaki, N. Kitai, R. Takemura, K. Osada, S. Hanzawa, H. Moriya, T. Iwasaki, T. Kawahara, M. Terao, M. Matsuoka, and M. Moniwa |
| [ 掲載誌名 ] IEEE International Conference on Microelectronic Test Structures (ICMTS), 2006 |
| [ 掲載年月 ] 2006年 3月 |
| [ 著作区分 ] レフェリー付プロシーディングス（外国語） |
| Oxygen-doped gesbte phase-change memory cells featuring 1.5 V/100-/spl mu/A standard 0.13/spl mu/m CMOS operations |
| [ 全著者名 ] N. Matsuzaki, K. Kurotsuchi, Y. Matsui, O. Tonomura, N. Yamamoto, Y. Fujisaki, N. Kitai, R. Takemura, K. Osada, S. Hanzawa, H. Moriya, T. Iwasaki, T. Kawahara, N. Takaura, M. Terao, M. Matsuoka, M. Moniwa |
| [ 掲載誌名 ] IEEE International Electron Devices Meeting (iedm), 2005 |
| [ 掲載年月 ] 2005年 12月 |
| [ 著作区分 ] レフェリー付プロシーディングス（外国語） |
| SRAM Circuit with Expanded Operating Margin and Reduced Stand-by Leakage Current Using Thin-BOX FD-SOI Transistors |
| [ 全著者名 ] M. Yamaoka, R. Tsuchiya, and T. Kawahara |
| [ 掲載誌名 ] 2005 IEEE Asian Solid-State Circuits Conference (A-SSCC) |
| [ 掲載年月 ] 2005年 11月 |
| [ 著作区分 ] レフェリー付プロシーディングス（外国語） |
| Phase change RAM operated with 1.5-V CMOS as low cost embedded memory |
| [ 全著者名 ] K. Osada, T. Kawahara, R. Takemura, N. Kitai, N. Takaura, N. Matsuzaki, K. Kurotsuchi, H. Moriya, and M. Moniwa |
| [ 掲載誌名 ] IEEE Custom Integrated Circuits Conference (CICC), 2005 |
| [ 掲載年月 ] 2005年 9月 |
| [ 著作区分 ] レフェリー付プロシーディングス（外国語） |
| A 0.4-V high-speed, long-retention-time DRAM array with 12-F2 twin cell |
| [ 全著者名 ] R. Takemura, K. Itoh, T. Sekiguchi, S. Akiyama, S. Hanzawa, K. Kajigaya, and T. Kawahara |
| [ 掲載誌名 ] 2005 Symposium on VLSI Circuits |
| [ 掲載年月 ] 2005年 6月 |
| [ 著作区分 ] レフェリー付プロシーディングス（外国語） |
| An LSI system with locked in temperature insensitive state achieved by using body bias technique |
| [ 全著者名 ] G. Ono, M. Miyazaki, K. Watanabe, and T. Kawahara |
| [ 掲載誌名 ] IEEE International Symposium on Circuits and Systems (ISCAS), 2005 |
| [ 掲載年月 ] 2005年 5月 |
| [ 著作区分 ] レフェリー付プロシーディングス（外国語） |
| Optimum threshold-voltage tuning for low-power, high-performance microprocessor |
| [ 全著者名 ] M. Miyazaki, G. Ono, and T. Kawahara |
| [ 掲載誌名 ] IEEE International Symposium on Circuits and Systems (ISCAS), 2005 |
| [ 掲載年月 ] 2005年 5月 |
| [ 著作区分 ] レフェリー付プロシーディングス（外国語） |
| Concordant memory-array design: an integrated statistical approach for high quality gigabit-DRAM design |
| [ 全著者名 ] S. Akiyama, T. Sekiguchi, K. Kajigaya, S. Hanzawa, R. Takemura, and T. Kawahara |
| [ 掲載誌名 ] 2005 International Conference on Integrated Circuit Design and Technology (ICICDT) |
| [ 掲載年月 ] 2005年 5月 |
| [ 著作区分 ] レフェリー付プロシーディングス（外国語） |
| A ternary/quaternary CAM architecture with an NPU-side IP-address compression scheme and a dynamic re-configurable CODEC scheme for large-scale flow-table lookup |
| [ 全著者名 ] S. Hanzawa, T. Sakata, K. Kajigaya, R. Takemura, T. Sekiguchi, and T. Kawahara |
| [ 掲載誌名 ] IEEE International Conference on Communications (ICC), 2005 |
| [ 掲載年月 ] 2005年 5月 |
| [ 著作区分 ] レフェリー付プロシーディングス（外国語） |
| Concordant memory design using statistical integration for the billions-transistor era |
| [ 全著者名 ] S. Akiyama, T. Sekiguchi, K. Kajigaya, S. Hanzawa, R. Takemura, and T. Kawahara |
| [ 掲載誌名 ] 2005 IEEE International Solid-State Circuits Conference (ISSCC) |
| [ 掲載年月 ] 2005年 2月 |
| [ 著作区分 ] レフェリー付プロシーディングス（外国語） |
| Low-power embedded SRAM modules with expanded margins for writing |
| [ 全著者名 ] M. Yamaoka, N. Maeda, Y. Shinozaki, Y. Shimazaki, K. Nii, S. Shimada, K. Yanagisawa, and T. Kawahara |
| [ 掲載誌名 ] 2005 IEEE International Solid-State Circuits Conference (ISSCC) |
| [ 掲載年月 ] 2005年 2月 |
| [ 著作区分 ] レフェリー付プロシーディングス（外国語） |
| Silicon on thin BOX: a new paradigm of the CMOSFET for low-power high-performance application featuring wide-range back-bias control |
| [ 全著者名 ] R. Tsuchiya, M. Horiuchi, S. Kimura, M. Yamaoka, T. Kawahara, S. Maegawa, T. Ipposhi, Y. Ohji, and H. Matsuoka |
| [ 掲載誌名 ] IEEE International Electron Devices Meeting (iedm), 2004 |
| [ 掲載年月 ] 2004年 12月 |
| [ 著作区分 ] レフェリー付プロシーディングス（外国語） |
| Dynamic-Vt, dual-power-supply SRAM cell using D2G-SOI for low-power SoC application |
| [ 全著者名 ] M. Yamaoka, K. Osada, K. Itoh, R. Tsuchiya, and T. Kawahara |
| [ 掲載誌名 ] 2004 IEEE International SOI Conference |
| [ 掲載年月 ] 2004年 10月 |
| [ 著作区分 ] レフェリー付プロシーディングス（外国語） |
| Analysis of SRAM neutron-induced errors based on the consideration of both charge-collection and parasitic-bipolar failure modes |
| [ 全著者名 ] K. Osada, N. Kitai, S. Kamohara, and T. Kawahara |
| [ 掲載誌名 ] 2004 IEEE Custom Integrated Circuits Conference (CICC) |
| [ 掲載年月 ] 2004年 10月 |
| [ 著作区分 ] レフェリー付プロシーディングス（外国語） |
| Reviews and future prospects of low-voltage embedded RAMs |
| [ 全著者名 ] K. Itoh, K. Osada, and T. Kawahara |
| [ 掲載誌名 ] 2004 IEEE Custom Integrated Circuits Conference (CICC) |
| [ 掲載年月 ] 2004年 10月 |
| [ 著作区分 ] レフェリー付プロシーディングス（外国語） |
| Low-Voltage Embedded RAMs - Current Status and Future Trends |
| [ 全著者名 ] K. Itoh, K. Osada, and T. Kawahara |
| [ 掲載誌名 ] 14th International Workshop, PATMOS 2004 |
| [ 掲載年月 ] 2004年 9月 |
| [ 著作区分 ] レフェリー付プロシーディングス（外国語） |
| Temperature referenced supply voltage and forward-body-bias control (TSFC) architecture for minimum power consumption [ubiquitous computing processors] |
| [ 全著者名 ] G. Ono, M. Miyazaki, H. Tanaka, N. Ohkubo, and T. Kawahara |
| [ 掲載誌名 ] 30th European Solid-State Circuits Conference (ESSCIRC), 2004 |
| [ 掲載年月 ] 2004年 9月 |
| [ 著作区分 ] レフェリー付プロシーディングス（外国語） |
| A dynamic CAM - based on a one-hot-spot block code - for millions-entry lookup |
| [ 全著者名 ] S. Hanzawa, T. Sakata, K. Kajigaya, R. Takemura, and T. Kawahara |
| [ 掲載誌名 ] IEEE Symposium on VLSI Circuits, 2004 |
| [ 掲載年月 ] 2004年 6月 |
| [ 著作区分 ] レフェリー付プロシーディングス（外国語） |
| Low power SRAM menu for SOC application using Yin-Yang-feedback memory cell technology |
| [ 全著者名 ] M. Yamaoka, K. Osada, R. Tsuchiya, M. Horiuchi, S. Kimura, and T. Kawahara |
| [ 掲載誌名 ] Symposium on VLSI Circuits, 2004 |
| [ 掲載年月 ] 2004年 6月 |
| [ 著作区分 ] レフェリー付プロシーディングス（外国語） |
| Trends in low-voltage embedded RAMs |
| [ 全著者名 ] K. Itoh, K. Osada, and T. Kawahara |
| [ 掲載誌名 ] The 2nd Annual IEEE Northeast Workshop on Circuits and Systems (NEWCAS), 2004 |
| [ 掲載年月 ] 2004年 6月 |
| [ 著作区分 ] レフェリー付プロシーディングス（外国語） |
| A GeSbTe phase-change memory cell featuring a tungsten heater electrode for low-power, highly stable, and short-read-cycle operations |
| [ 全著者名 ] N. Takaura, M. Terao, K. Kurotsuchi, T. Yamauchi, O. Tonomura, Y. Hanaoka, R. Takemura, K. Osada, T. Kawahara, and H. Matsuoka |
| [ 掲載誌名 ] IEEE International Electron Devices Meeting (iedm), 2003 |
| [ 掲載年月 ] 2003年 12月 |
| [ 著作区分 ] レフェリー付プロシーディングス（外国語） |
| Electric-energy generation using variable-capacitive resonator for power-free LSI: efficiency analysis and fundamental experiment |
| [ 全著者名 ] M. Miyazaki, H. Tanaka, G. Ono, T. Nagano, N. Ohkubo, T. Kawahara, and K. Yano |
| [ 掲載誌名 ] International Symposium on Low Power Electronics and Design (ISLPED), 2003 |
| [ 掲載年月 ] 2003年 8月 |
| [ 著作区分 ] レフェリー付プロシーディングス（外国語） |
| Cosmic-ray multi-error immunity for SRAM, based on analysis of the parasitic bipolar effect |
| [ 全著者名 ] K. Osada, K. Yamaguchi, Y. Saitoh, and T. Kawahara |
| [ 掲載誌名 ] Symposium on VLSI Circuits, 2003 |
| [ 掲載年月 ] 2003年 6月 |
| [ 著作区分 ] レフェリー付プロシーディングス（外国語） |
| An autonomous decentralized low-power system with adaptive-universal control for a chip multi-processor |
| [ 全著者名 ] M. Miyazaki, G. Ono, H. Tanaka, N. Ohkubo, and T. Kawahara |
| [ 掲載誌名 ] IEEE International Solid-State Circuits Conference (ISSCC), 2003 |
| [ 掲載年月 ] 2003年 2月 |
| [ 著作区分 ] レフェリー付プロシーディングス（外国語） |
| Constant-charge-injection programming for 10-MB/s multilevel AG-AND flash memories |
| [ 全著者名 ] H. Kurata, S. Saeki, T. Kobayashi, Y. Sasago, and T. Kawahara |
| [ 掲載誌名 ] Symposium on VLSI Circuits, 2002 |
| [ 掲載年月 ] 2002年 6月 |
| [ 著作区分 ] レフェリー付プロシーディングス（外国語） |
| A 50-nm CMOS technology for high-speed, low-power, and RF applications in 100-nm node SoC platform |
| [ 全著者名 ] K. Ohnishi, R. Tsuchiya, T. Yamauchi, F. Ootsuka, K. Mitsuda, M. Hase, T. Nakamura, T. Kawahara, and T. Onai |
| [ 掲載誌名 ] International Electron Devices Meeting (iedm), 2001 |
| [ 掲載年月 ] 2001年 12月 |
| [ 著作区分 ] レフェリー付プロシーディングス（外国語） |
| Autonomous decentralized low-power system LSI using self-instructing predictive shutdown method |
| [ 全著者名 ] T. Shimizu, F. Arakawa, and T. Kawahara |
| [ 掲載誌名 ] Symposium on VLSI Circuits, 2001 |
| [ 掲載年月 ] 2001年 6月 |
| [ 著作区分 ] レフェリー付プロシーディングス（外国語） |
| ChipOS: Open power-management platform to overcome the power crisis in future LSIs |
| [ 全著者名 ] H. Mizuno and T. Kawahara |
| [ 掲載誌名 ] IEEE International Solid-State Circuits Conference (ISSCC), 2001 |
| [ 掲載年月 ] 2001年 2月 |
| [ 著作区分 ] レフェリー付プロシーディングス（外国語） |
| A selective verify scheme for achieving a 5-MB/s program rate in 3-bit/cell flash memories |
| [ 全著者名 ] H. Kurata, N. Kobayashi, K. Kimura, S. Saeki, and T. Kawahara |
| [ 掲載誌名 ] Symposium on VLSI Circuits, 2000 |
| [ 掲載年月 ] 2000年 6月 |
| [ 著作区分 ] レフェリー付プロシーディングス（外国語） |
