Top > Back > 学術論文・プロシーディングス・著作 の検索結果 94 件中 31‐60 件目
| Adaptability of Equalized FDM System Using Mach-Zehnder Filters |
| [ 全著者名 ] Isamu Wakabayashi, Ryo Oiwa, Takayuki Kawahara |
| [ 掲載誌名 ] Proceedings of RISP International Workshop on Nonlinear Circuits, Communications and Signal Processing (NCSP'16) |
| [ 掲載年月 ] 2016年 3月 |
| [ 著作区分 ] レフェリー付プロシーディングス（外国語） |
| Feasibility of BCI improvement applying a Stroop effect |
| [ 全著者名 ] Shun Kaneta, Isamu Wakabayashi, Takayuki Kawahara |
| [ 掲載誌名 ] Proceedings of18th IEEE International Conference on Advanced Communications Technology (IEEE/ICACT 2016) |
| [ 掲載年月 ] 2016年 2月 |
| [ 著作区分 ] レフェリー付プロシーディングス（外国語） |
| STT-RAM read stability in DRAM operating region |
| [ 全著者名 ] Hirokazu Kazama, Takayuki Kawahara |
| [ 掲載誌名 ] 2015 15th Non-Volatile Memory Technology Symposium (NVMTS) |
| [ 掲載年月 ] 2015年 10月 |
| [ 著作区分 ] レフェリー付プロシーディングス（外国語） |
| An Eight-Channel FDM System Using Mach-Zehnder Filters with Cosine Roll-Off Band-Limiting Characteristics |
| [ 全著者名 ] Isamu Wakabayashi, Yuki Fukushima, Takayuki Kawahara |
| [ 掲載誌名 ] Proceedings of 2015 10th Asia-Pacific Symposium on Information and Telecommunication Technologies |
| [ 掲載年月 ] 2015年 8月 |
| [ 著作区分 ] レフェリー付プロシーディングス（外国語） |
| Equalization for the FDM System Using Mach-Zehnder Filters |
| [ 全著者名 ] Yuki Fukushima, Isamu Wakabayashi, Takayuki Kawahara |
| [ 掲載誌名 ] IEEE 29-th International Conference on Advanced Information Networking and Applications Workshops (WAINA2015): 9-th International Workshop on Telecommunication Networking, Applications and Systems (TeNAS 2015) |
| [ 掲載年月 ] 2015年 3月 |
| [ 著作区分 ] レフェリー付プロシーディングス（外国語） |
| On-chip base sequencing using a two-stage reaction-control scheme: 3.6-times-faster and 1/100-reduced-data-volume ISFET-based DNA sequencer |
| [ 全著者名 ] Y. Yanagawa, N. Itabashi, S. Migitaka, T. Yokoi, M. Yoshida, and T. Kawahara |
| [ 掲載誌名 ] 2013 IEEE Biomedical Circuits and Systems Conference (BioCAS) |
| [ 掲載年月 ] 2013年 10月 |
| [ 著作区分 ] レフェリー付プロシーディングス（外国語） |
| Fluctuation tolerant read scheme for ultrafast DNA sequencing with nanopore device |
| [ 全著者名 ] Y. Yanagawa, K. Ono, A. Kotabe, R. Takemura, T. Nakagawa, T. Iwasaki, and T. Kawahara |
| [ 掲載誌名 ] 2012 IEEE International Symposium on Circuits and Systems (ISCAS) |
| [ 掲載年月 ] 2012年 5月 |
| [ 著作区分 ] レフェリー付プロシーディングス（外国語） |
| A multi-level-cell spin-transfer torque memory with series-stacked magnetotunnel junctions |
| [ 全著者名 ] T. Ishigaki, T. Kawahara, R. Takemura, K. Ono, K. Ito, H. Matsuoka, and H. Ohno |
| [ 掲載誌名 ] 2010 Symposium on VLSI Technology |
| [ 掲載年月 ] 2010年 10月 |
| [ 著作区分 ] レフェリー付プロシーディングス（外国語） |
| Highly-scalable disruptive reading scheme for Gb-scale SPRAM and beyond |
| [ 全著者名 ] R. Takemura, T. Kawahara, K. Ono, K. Miura, H. Matsuoka, and H. Ohno |
| [ 掲載誌名 ] 2010 IEEE International Memory Workshop (IMW) |
| [ 掲載年月 ] 2010年 5月 |
| [ 著作区分 ] レフェリー付プロシーディングス（外国語） |
| A disturbance-free read scheme and a compact stochastic-spin-dynamics-based MTJ circuit model for Gb-scale SPRAM |
| [ 全著者名 ] K. Ono, T. Kawahara, R. Takemura, K. Miura, H. Yamamoto, M. Yamanouchi, J. Hayakawa, K. Ito, H. Takahashi, S. Ikeda, H. Hasegawa, H. Matsuoka, and H. Ohno |
| [ 掲載誌名 ] 2009 IEEE International Electron Devices Meeting (iedm) |
| [ 掲載年月 ] 2009年 12月 |
| [ 著作区分 ] レフェリー付プロシーディングス（外国語） |
| 32-Mb 2T1R SPRAM with localized bi-directional write driver and ‘1’/‘0’ dual-array equalized reference cell |
| [ 全著者名 ] R. Takemura, T. Kawahara, K. Miura, H. Yamamoto, J. Hayakawa, N. Matsuzaki, K. Ono, M. Yamanouchi, K. Ito, H. Takahashi, S. Ikeda, H. Hasegawa, H. Matsuoka, and H. Ohno |
| [ 掲載誌名 ] IEEE 2009 Symposium on VLSI Circuits |
| [ 掲載年月 ] 2009年 6月 |
| [ 著作区分 ] レフェリー付プロシーディングス（外国語） |
| SPRAM with large thermal stability for high immunity to read disturbance and long retention for high-temperature operation |
| [ 全著者名 ] K. Ono, T. Kawahara, R. Takemura, K. Miura, M. Yamanouchi, J. Hayakawa, K. Ito, H. Takahashi, H. Matsuoka, S. Ikeda, and H. Ohno |
| [ 掲載誌名 ] 2009 Symposium on VLSI Technology |
| [ 掲載年月 ] 2009年 6月 |
| [ 著作区分 ] レフェリー付プロシーディングス（外国語） |
| SPRAM (SPin-transfer torque RAM) Technology for Green IT World (Invited, Plenary Talk) |
| [ 全著者名 ] T. Kawahara, H. Takahashi, and H. Ohno |
| [ 掲載誌名 ] IEEE International Conference on Electron Devices and Solid-State Circuits (EDSSC), 2008 |
| [ 掲載年月 ] 2008年 12月 |
| [ 著作区分 ] レフェリー付プロシーディングス（外国語） |
| A cell-activation-time controlled SRAM for low-voltage operation in DVFS SoCs using dynamic stability analysis |
| [ 全著者名 ] M. Yamaoka, K. Osada, and T. Kawahara |
| [ 掲載誌名 ] IEEE 34th European Solid-State Circuits Conference (ESSCIRC), 2008 |
| [ 掲載年月 ] 2008年 9月 |
| [ 著作区分 ] レフェリー付プロシーディングス（外国語） |
| A powerful yet ecological parallel processing system using execution-based adaptive power-down control and compact quadruple-precision assist FPUs |
| [ 全著者名 ] H. Aoki, T. Kawahara, M. Yamaoka, C. Yoshimura, Y. Nagasaka, K. Takayama, N. Sukegawa, Y. Fukumura, M. Nakahata, H. Sawamoto, M. Odaka, T. Sakurai, and K. Kasai |
| [ 掲載誌名 ] 2008 IEEE Symposium on VLSI Circuits |
| [ 掲載年月 ] 2008年 6月 |
| [ 著作区分 ] レフェリー付プロシーディングス（外国語） |
| TMR Design Methodology for SPin-Transfer Torque RAM (SPRAM) with Nonvolatile and SRAM Compatible Operations |
| [ 全著者名 ] R. Takemura, T. Kawahara, J. Hayakawa, K. Miura, K. Ito, M. Yamanouchi, S. Ikeda, H. Takahashi, H. Matsuoka, and H. Ohno |
| [ 掲載誌名 ] Joint Non-Volatile Semiconductor Memory Workshop 2008, and 2008 International Conference on Memory Technology and Design (NVSMW/ICMTD) |
| [ 掲載年月 ] 2008年 5月 |
| [ 著作区分 ] レフェリー付プロシーディングス（外国語） |
| SPRAM (SPin-transfer torque RAM) design and its impact on digital systems (Invited) |
| [ 全著者名 ] T. Kawahara, R. Takemura, H. Takahashi, and H. Ohno |
| [ 掲載誌名 ] 14th IEEE International Conference on Electronics, Circuits and Systems (ICECS), 2007 |
| [ 掲載年月 ] 2007年 12月 |
| [ 著作区分 ] レフェリー付プロシーディングス（外国語） |
| Operating-margin-improved SRAM with column-at-a-time body-bias control technique |
| [ 全著者名 ] M. Yamaoka and T. Kawahara |
| [ 掲載誌名 ] IEEE 33rd European Solid State Circuits Conference (ESSCIRC), 2007 |
| [ 掲載年月 ] 2007年 9月 |
| [ 著作区分 ] レフェリー付プロシーディングス（外国語） |
| A novel SPRAM (SPin-transfer torque RAM) with a synthetic ferrimagnetic free layer for higher immunity to read disturbance and reducing write-current dispersion |
| [ 全著者名 ] K. Miura, T. Kawahara, R. Takemura, J. Hayakawa, S. Ikeda, R. Sasaki, H. Takahashi, H. Matsuoka, and H. Ohno |
| [ 掲載誌名 ] 2007 IEEE Symposium on VLSI Technology |
| [ 掲載年月 ] 2007年 6月 |
| [ 著作区分 ] レフェリー付プロシーディングス（外国語） |
| Low-voltage limitations of deep-sub-100-nm CMOS LSIs: view of memory designers |
| [ 全著者名 ] K. Itoh, M. Yamaoka, and T. Kawahara |
| [ 掲載誌名 ] Proceedings of the 17th ACM Great Lakes symposium on VLSI, GLSVLSI '07 |
| [ 掲載年月 ] 2007年 5月 |
| [ 著作区分 ] レフェリー付プロシーディングス（外国語） |
| 2Mb Spin-Transfer Torque RAM (SPRAM) with Bit-by-Bit Bidirectional Current Write and Parallelizing-Direction Current Read |
| [ 全著者名 ] T. Kawahara, R. Takemura, K. Miura, J. Hayakawa, S. Ikeda, Y. Lee, R. Sasaki, Y. Goto, K. Ito, T. Meguro, F. Matsukura, H. Takahashi, H. Matsuoka, and H. Ohno |
| [ 掲載誌名 ] IEEE International Solid-State Circuits Conference (ISSCC), 2007, Digest of Technical Papers |
| [ 掲載年月 ] 2007年 2月 |
| [ 著作区分 ] レフェリー付プロシーディングス（外国語） |
| A 512kB Embedded Phase Change Memory with 416kB/s Write Throughput at 100μA Cell Write Current |
| [ 全著者名 ] S. Hanzawa, N. Kitai, K. Osada, A. Kotabe, Y. Matsui, N. Matsuzaki, N. Takaura, M. Moniwa, and T. Kawahara |
| [ 掲載誌名 ] IEEE International Solid-State Circuits Conference (ISSCC), 2007, Digest of Technical Papers |
| [ 掲載年月 ] 2007年 2月 |
| [ 著作区分 ] レフェリー付プロシーディングス（外国語） |
| Impact of FD-SOI on Deep-Sub-100-nm CMOS LSIs -A View of Memory Designers- |
| [ 全著者名 ] K. Itoh, M. Yamaoka, and T. Kawahara |
| [ 掲載誌名 ] 2006 IEEE International SOI Conference |
| [ 掲載年月 ] 2006年 10月 |
| [ 著作区分 ] レフェリー付プロシーディングス（外国語） |
| Ultra-low voltage nano-scale embedded RAMs |
| [ 全著者名 ] K. Itoh, M. Horiguchi, and T. Kawahara |
| [ 掲載誌名 ] 2006 IEEE International Symposium Circuits and Systems (ISCAS) |
| [ 掲載年月 ] 2006年 5月 |
| [ 著作区分 ] レフェリー付プロシーディングス（外国語） |
| Measurement method for transient programming current of 1T1R phase-change memory |
| [ 全著者名 ] K. Kurotsuchi, N. Takaura, N. Matsuzaki, Y. Matsui, O. Tonomura, Y. Fujisaki, N. Kitai, R. Takemura, K. Osada, S. Hanzawa, H. Moriya, T. Iwasaki, T. Kawahara, M. Terao, M. Matsuoka, and M. Moniwa |
| [ 掲載誌名 ] IEEE International Conference on Microelectronic Test Structures (ICMTS), 2006 |
| [ 掲載年月 ] 2006年 3月 |
| [ 著作区分 ] レフェリー付プロシーディングス（外国語） |
| Oxygen-doped gesbte phase-change memory cells featuring 1.5 V/100-/spl mu/A standard 0.13/spl mu/m CMOS operations |
| [ 全著者名 ] N. Matsuzaki, K. Kurotsuchi, Y. Matsui, O. Tonomura, N. Yamamoto, Y. Fujisaki, N. Kitai, R. Takemura, K. Osada, S. Hanzawa, H. Moriya, T. Iwasaki, T. Kawahara, N. Takaura, M. Terao, M. Matsuoka, M. Moniwa |
| [ 掲載誌名 ] IEEE International Electron Devices Meeting (iedm), 2005 |
| [ 掲載年月 ] 2005年 12月 |
| [ 著作区分 ] レフェリー付プロシーディングス（外国語） |
| SRAM Circuit with Expanded Operating Margin and Reduced Stand-by Leakage Current Using Thin-BOX FD-SOI Transistors |
| [ 全著者名 ] M. Yamaoka, R. Tsuchiya, and T. Kawahara |
| [ 掲載誌名 ] 2005 IEEE Asian Solid-State Circuits Conference (A-SSCC) |
| [ 掲載年月 ] 2005年 11月 |
| [ 著作区分 ] レフェリー付プロシーディングス（外国語） |
| Phase change RAM operated with 1.5-V CMOS as low cost embedded memory |
| [ 全著者名 ] K. Osada, T. Kawahara, R. Takemura, N. Kitai, N. Takaura, N. Matsuzaki, K. Kurotsuchi, H. Moriya, and M. Moniwa |
| [ 掲載誌名 ] IEEE Custom Integrated Circuits Conference (CICC), 2005 |
| [ 掲載年月 ] 2005年 9月 |
| [ 著作区分 ] レフェリー付プロシーディングス（外国語） |
| A 0.4-V high-speed, long-retention-time DRAM array with 12-F2 twin cell |
| [ 全著者名 ] R. Takemura, K. Itoh, T. Sekiguchi, S. Akiyama, S. Hanzawa, K. Kajigaya, and T. Kawahara |
| [ 掲載誌名 ] 2005 Symposium on VLSI Circuits |
| [ 掲載年月 ] 2005年 6月 |
| [ 著作区分 ] レフェリー付プロシーディングス（外国語） |
| An LSI system with locked in temperature insensitive state achieved by using body bias technique |
| [ 全著者名 ] G. Ono, M. Miyazaki, K. Watanabe, and T. Kawahara |
| [ 掲載誌名 ] IEEE International Symposium on Circuits and Systems (ISCAS), 2005 |
| [ 掲載年月 ] 2005年 5月 |
| [ 著作区分 ] レフェリー付プロシーディングス（外国語） |
