Top


カワハラ タカユキ
河原 尊之  教授
東京理科大学 工学部 電気工学科
プロフィール | 研究シーズ | 研究室紹介 | 担当授業(11件)
レフェリー付学術論文(41件) | レフェリー付プロシーディングス(84件) | その他著作(27件) | 著書(4件) | 学会発表(132件) | 特許(2件)
研究室名 サステナブル電子工学研究室
トピックス

☆2021年6月18-20日遠隔開催のIEEE CIVEMSA 2021にてM2筆頭論文が採択されました。

☆2021年6月15日遠隔開催(当初案トゥーロン/フランス)のIEEE NEWCAS 2021の学生ワークショップにてM1が発表を行います。16スピンイジングマシンのFPGA実装結果です。

☆2021年6月13日遠隔開催(当初案トゥーロン/フランス)のIEEE NEWCAS 2021にて人工知能チップと不揮発性メモリに関するチュートリアルを行います。

☆2021年4月26日遠隔開催(当初案リヨン/フランス)のIEEE INTERMAG 2021にて、M2学生が発表しました。SOT-RAMに関する科研費19K04536の成果です。
Yuwa Kishi, Akihiro Yamada, Mengnan Ke, Takayuki Kawahara
"Evaluation of Read Disturbance Reduction Effect by SOT-MRAM Bi-directional Read on Device Size Dependence"

☆2021年3月9-12日遠隔開催電子情報通信学会総合大会にて、一般3件、学生ポスター5件を発表しました。

専攻分野 サステナブル電子工学
研究分野 極低電力AI回路・システム、自然・社会環境情報計測/処理、スピン流応用
紹介

物理世界の(アナログ)情報と、クラウド等にて扱うデジタルビットの情報とを、AIも活用して賢くつなぐ部分の拡張・深堀を進めています。素子・回路・システムの各階層にて新たな原理も探求しながら多様な処理を高速かつ低電力にて行います。サステナブル社会を支えるエレクトロニクスの研究です。(2014.4)

研究テーマ
  1. トピックス(2021年5月)

    ☆2021年6月18-20日遠隔開催のIEEE CIVEMSA 2021にてM2筆頭論文が採択されました。

    ☆2021年6月15日遠隔開催(当初案トゥーロン/フランス)のIEEE NEWCAS 2021の学生ワークショップにてM1が発表を行います。16スピンイジングマシンのFPGA実装結果です。

    ☆2021年6月13日遠隔開催(当初案トゥーロン/フランス)のIEEE NEWCAS 2021にて人工知能チップと不揮発性メモリに関するチュートリアルを行います。

    ☆2021年4月26日遠隔開催(当初案リヨン/フランス)のIEEE INTERMAG 2021にて、M2学生が発表しました。SOT-RAMに関する科研費19K04536の成果です。
    Yuwa Kishi, Akihiro Yamada, Mengnan Ke, Takayuki Kawahara
    "Evaluation of Read Disturbance Reduction Effect by SOT-MRAM Bi-directional Read on Device Size Dependence"

    ☆2021年3月9-12日遠隔開催電子情報通信学会総合大会にて、一般3件、学生ポスター5件を発表しました。
       

  2. 28-nm CMOS, Fully Spin-to-spin Connected 512-Spin, Annealing Processing Chip

     A research group led by Professor Takayuki Kawahara at Tokyo University of Science (Department of Electrical Engineering, Faculty of Engineering) has developed the world’s first artificial intelligence integrated circuit (AI chip) based on fully coupled semiconductor annealing method for solving combinatorial optimization problems. This new chip architecture implements 512 fully coupled spin states in a chip measuring 2.16 mm × 2.70 mm made using 28 nm CMOS semiconductor processing. With this chip, it is possible to instantly solve a traveling salesman problem with 22 cities, which is a task that would take 1,200 years to perform on a high-performance von Neumann CPU. Using the technique we developed, we can implement a compact high-performance system with low power requirements for office equipment and tablet terminals that can easily find optimal solutions from large numbers of combinations. This technology is expected to become very widespread in the future.
    (成果の一部はNEDO委託事業の結果です:2018/10-2019/09(先導調査研究枠)"高効率・高速処理を可能とするAIチップ・次世代コンピューティングの技術開発/革新的AIエッジコンピューティング技術の開発/隣接セル間のみながら全結合を実現した汎用イジングマシンLSIとAIエッジデータ処理システムの研究開発")

  3. 全結合型半導体イジングマシンチップ

    ①https://engineer.fabcross.jp/archeive/200123_tusac.html
    "東京理科大、世界初となる全結合型半導体アニーリング方式を搭載したAIチップを開発" (2020.1)、②飯村凌馬、河原尊之, "スピンスレッド機能を応用したイジングマシンの高速化," 電子情報通信学会ソサイエティ大会 (2020.9)、③山本薫、柯夢南、河原尊之, "16スピン全結合型フル機能イジングモデル回路の小型FPGA実装," 電子情報通信学会ソサイエティ大会 (2020.9)、④田口雄大、飯村凌馬、北村知士、河原尊之, "FPGAシミュレーションによるイジングモデルを用いた巡回セールスマン問題の応用," 電子情報通信学会総合大会 (2020.3)、⑤飯村凌馬、北村知士、河原尊之, "イジングモデルLSI実装におけるキンググラフと全結合モデルの比較," 電子情報通信学会総合大会 (2020.3)、⑥北村知士、飯村凌馬、河原尊之, "折り畳み相互作用を搭載した全結合イジングモデル回路," 電子情報通信学会総合大会 (2020.3)

  4. AI on Things  ( ゜-゜)/゜AIonT

    人工知能をモノに搭載しましょう。
    日本が得意な"組み込みマイコン"の"AI化"でもあります。
    または、どこでもAI、ユビキタスAI、・・・。
    ”AI on Things”: "Things" with advanced information-processing, artificial intelligence (AI), capability to lead to the evolution of current IoT society.

  5. 極低電力人工知能(AI)回路・システム

    ①比江嶋龍也、川島舜、柯夢南、河原尊之, "Swarm AIに基づく複数ロボットの同期行動と協調行動の有効性," 電子情報通信学会技術研究報告 (2020.1)、②Tatsuya Hiejima, Shun Kawashima, Mengnan Ke, Takayuki Kawahara, "Effectiveness of Synchronization and Cooperative Behavior of Multiple Robots Based on Swarm AI," IEEE APCCAS 2019 (2019.11)、③比江嶋龍也、河原尊之, "スウォーム人工知能に基づく掃除ロボット群の協調行動シミュレーション," 電子情報通信学会ソサイエティ大会 (2019.9)、④Akira Minamisawa, Ryoma Iimura, Takayuki Kawahara "High-speed Sparse Ising Model on FPGA," IEEE MWSCAS 2019 (2019.8)、 ⑤Yasuhiko Yoshida, Ryo Oiwa, Takayuki Kawahara "Ternary Sparse XNOR-net for FPGA Implementation," IEEE ISNE 2018 (2018.5)、⑥Yasushi Fukuda, Takayuki Kawahar "Stochastic Weights Binary Neural Networks on FPGA," IEEE ISNE 2018 (2018.5)、⑦吉田康彦、河原尊之, "IoT向け三値化ニューラルネットワークの検討," 電子情報通信学会研究会 (2017.12)、⑧Yasushi Fukuda, Zule Xu, Takayuki Kawahara "Robustness Evaluation of Restricted Boltzmann Machine against Memory and Logic Error," IEICE Transactions on Electronics (2017.12)、⑨Kenta Someya, Ryoto Ono, Takayuki Kawahara, "Novel Ising Model Using Dimension-Control for High-Speed Solver for Ising Machines," IEEE NEWCAS 2016 (2016.6)

  6. 環境/建築(インフラ)/生体情報計測・情報処理システム

    ①Best Paper Award 受賞: Kohei Koike, Kenta Suzuki, Mengnan Ke, Kenjiro Mori, Takumi Ito, Takayuki Kawahara, "Damage-Position Identification of Wooden-House Models for Structural Health Monitoring Using Machine Learning," IEEE APCCAS 2020(2020.12)、②Kenta Suzuki, Kohei Koike, Mengnan Ke, Kenjiro Mori, Takumi Ito, Takayuki Kawahara, "Improvement of Generalization Performance for Timber Health Monitoring using Machine Learning," IEEE APCCAS 2020(2020.12)、③Ryota Tanida, Atsushi Yamamoto, Noriaki Takahashi, Natsuhiko Sakiyama, Sakuya Kishi, Takayuki Kishimoto, So Hasegawa, Kenjiro Mori, Yoichiro Hashizume, Jing Ma, Takashi Nakajima, Mikio Hasegawa, Takahiro Yamamoto, Takumi Ito, Takayuki Kawahara, "Machine Learning Classification Methods Using Data of 3-Axis Acceleration Sensors Equipped with Wireless Communication Means for Locating Wooden House Structural Damage," IEEE APCCAS 2019 (2019.11)、④Noriaki Takahashi, Natsuhiko Sakiyama, Takuji Yamamoto, Sakuya Kishi, Yoichiro Hashizume, Takashi Nakajima, Takahiro Yamamoto, Mikio Hasegawa, Takumi Ito, Takayuki Kawahara, "An Evaluation of Wooden House Health Monitoring System using PVDF Piezoelectric Sensor with 3-layer Neural Network and Inverted Binary-Data Augmentation," IEEE SAMI 2019 (2019.1)

  7. スピン流応用(SOT-RAM:科研費19K04536)

    ①Yuwa Kishi, Akihiro Yamada, Mengnan Ke, Takayuki Kawahara, "
    Evaluation of Read Disturbance Reduction Effect by SOT-MRAM Bi-directional Read on Device Size Dependence" IEEE Intermag 2021 (2021.4)、②Yuwa Kishi, Keisuke Tabata, Mengnan Ke, Takayuki Kawahara, "Evaluation of Read Disturbance Reduction Effect by Bi-directional Read on Ferromagnetic Material Properties of SOT-MRAM," IEEE MMM 2020 (2020.11)、③Y. Kishi, M. Ke, M. Itoh, R. Kashiwa, T. Matsuzaki, T. Kawahara , "Impact of the metal/YIG interfaces in Pt/(W)/Y3Fe5O12/Gd3Ga5O12 and W/Y3Fe5O12/Gd3Ga5O12 structures for spin Seebeck effect," IEEE Intermag 2020 (2020.5)、④Atsushi Yamamoto, Takayuki Kawahara, "Evaluation of Spin Seebeck Effect in Single-crystal and Polycrystal Y3Fe5O12 (YIG)," IEEE MMM-Intermag (2019.1)、⑤Atsushi Yamamoto, Makoto Arai, Tetsuya Takimoto, Masatoshi Itoh, Takayuki Kawahara, "Evaluation of Correlation between Orientation of Y3Fe5O12 (YIG) Thin Film and Spin Seebeck Effect," 応用物理学会春季学術講演(2018.3)、⑥Atsushi Yamamoto, Makoto Arai, Tetsuya Takimoto, Masatoshi Itoh, Shizutoshi Ando, Shigeru Saito, Takayuki Kawahara, "Evaluation of Correlation Between Orientation of Y3Fe5O12(YIG) Thin Film and Spin Seebeck Effect," IEEE Intermag (2017.4)、⑧Hirokazu Kazama, Takayuki Kawahara, "Spin-Orbit Torque MRAM Read Reliability," IEEE Intermag

研究室メンバー
  1. 修士:スウォーム人工知能 2年 堀内 賢斗 HORIUCHI Kento
  2. 修士:スピントロニクス(科研費19K04536関連) 2年 岸 優和 KISHI Yuwa
  3. 修士:ターナリニューラルネットワーク 2年 三浦 創太 MIURA Souta
  4. 修士:全結合イジングLSI/FPGA及び応用 2年 田口 雄大 TAGUCHI Yudai
  5. 修士:全結合イジングLSI/FPGA及び応用 2年 山本 薫 YAMAMOTO Kaoru
  6. 修士:全結合イジングLSI/FPGA及び応用 1年 北原 伸次朗 KITAHARA Shinjirou
  7. 修士:全結合イジングLSI/FPGA及び応用 1年 渡邉 大貴 WATANABE Daiki
  8. 修士:スピントロニクス(科研費19K04536関連) 1年 山田 晃大 YAMADA Akihiro
  9. 学部:スウォーム人工知能 4年 児島 丈拓 KOJIMA Takehiro
  10. 学部:全結合イジングLSI/FPGA及び応用 4年 原 謙心 HARA Kenshin
CLOSE