

スイッチトキャパシタ形昇圧回路の キャパシタ電圧リップルの低減

Voltage ripple reduction method for switched capacitor converter

東京理科大学
工学部 電気工学科 教授

小泉 裕孝
Hiroataka Koizumi



研究概要

コンデンサの直並列切替えを用いて昇圧を行う電力変換回路では、コンデンサの充放電に伴い出力電圧が変動します。これはコンデンサの発熱や電力損失の原因となり、直流出力の回路であれば出力電圧リップルが増加します。また、交流出力の回路であれば波形歪みの原因となります。コンデンサの容量を増やすとリップルは抑えられます。また、交流出力の波形歪みを抑制するにはフィルタのコンデンサの容量を増やす、コイルのインダクタンスを増やす等の方法があります。しかしこれらの方法は回路の大型化を招きます。提案方式は、コンデンサの容量やコイルのインダクタンスを増やすことなく、回路の切替え方の工夫により出力電圧のリップルを抑制します。

研究成果


スイッチトキャパシタ形昇圧回路をマルチレベルインバータに適用しシミュレーションを行いました。スイッチトキャパシタ形昇圧回路は入力電圧 V_{in} から5倍の $5V_{in}$ まで出力する構成としました。 $2V_{in}$ から $4V_{in}$ の電圧は4~6通りの回路状態で出力することができます。この複数の回路状態を頻繁に交替させながら階段状の波形を形成し(キャリアローテーションPWM)、フィルタを通して正弦波を取り出すと総合歪み率1.42%、キャパシタの電圧降下2.0Vとなりました。同じ回路構成で、出力電圧ごとに回路の状態が定まる方式(レベルシフトPWM)では、総合歪み率7.49%、キャパシタの電圧降下16.3Vとなりました。

◎キャパシタ選択の自由度



例: $V_{dc}=3V_{in}$ を出力する
6形態の内3形態

◎マルチレベルインバータに適用した場合の シミュレーション結果



従来・競合との比較

- 直流出力電圧のリップルを低減
- 交流出力電圧の波形ひずみを低減
- コンデンサの小容量化とフィルタの小型化

想定される用途

- 複数の出力電圧を設定できる DC-DC コンバータ
- 数十ワットから数百ワット程度のインバータ
- マイクロインバータ

実用化に向けた課題 / 企業など研究パートナーに期待すること

- オープンループにてマルチレベルインバータとしての回路動作を確認。
- 現在、シミュレーションにてキャリアローテーションPWM方式の最適化を模索。
- 電源装置の技術を持つ企業との共同研究を希望。

POINT

- キャパシタの充放電を同時進行
- キャパシタの小容量化にも寄与

今後の展開

コンデンサの直並列切替えを行うには切り替えに使用するスイッチを多用します。これらのスイッチは半導体を用いていますが、半導体のオン状態とオフ状態を切り替える駆動回路が必要です。2022年3月までに縮小規模の回路実験を終える予定です。

■ 知的財産権:
特願2021-28948
コンデンサを用いた多電圧昇圧回路の駆動方法 出願未公開



東京理科大学 産学連携機構

〒162-8601 東京都新宿区神楽坂一丁目3番地 TEL:03-5228-7440 E-MAIL:ura@admin.tus.ac.jp



検索キーワード

スイッチトキャパシタ リプル低減 昇圧回路 PWM制御法